Паяем ФАПЧ на основе чипа 74LV4046
Рассмотрим следующую задачу. Имеется высокоточный тактовый сигнал с частотой 10 МГц. На его основе требуется получить сигнал с частотой 25 МГц.
Существует больше одного решения. Так Steve, G4HSK в статье QO-100 / 10GHz DownConverter Update предлагает поделить 10 МГц на два при помощи бинарного счетчика 74HC390, а затем из 5 МГц отфильтровать 5-ю гармонику. Из минусов подхода можно отметить низкий уровень выходного сигнала, а также потребность в кварцевом фильтре на 25 МГц.
Другой возможный вариант заключается в использовании фазовой автоподстройки частоты, или ФАПЧ (phase-locked loop, PLL). Раньше мне не доводилось паять ФАПЧ, в связи с чем данное решение видится куда интересней. Также оно лишено перечисленных недостатков.
Соответствующая структурная схема:
Вспомним, как устроен ФАПЧ. В основе лежит генератор управляемый напряжением, или ГУН (voltage controlled oscillator, VCO). Частота генератора делится на 5 и поступает на фазовый детектор (phase detector, PD). Здесь происходит сравнение с сигналом задающего генератора, частота которого равна 5 МГц. Ее мы получаем путем деления 10 МГц на два. Выход фазового детектора проходит через ФНЧ. Результирующий сигнал служит управляющим напряжением для ГУН.
Правильно спроектированный ФАПЧ имеет одно устойчивое состояние, к которому он сходится. В этом состоянии схема захватывает частоту, равную частоте задающего генератора умножить на коэффициент в обратной связи: 5 МГц × 5 = 25 МГц. Более подробно об устройстве ФАПЧ и различных видах фазовых детекторов можно прочитать в книге The Art of Electronics, Third Edition, в разделе 13.13 Phase-locked loops.
После некоторых экспериментов я остановился на следующей схеме:
При выборе подсерии микросхем (74HC, 74AC, ...) я руководствовался рабочими частотами, допустимым напряжением питания, а также наличием в запасах и местных магазинах. Микросхемы могут быть заменены вариантами из других подсерий. Сверяйтесь с даташитами.
Делитель на два представляет собой классическую схему на D-триггере. Принцип работы мы разбирали в посте Получаем сигналы с фазовым сдвигом 90° при помощи двойного D-триггера 74HC74, только там мы делили на четыре.
Для деления на пять первой мыслью было воспользоваться 74HC4017. Выяснилось, что это работает лишь до ~15 МГц. Тогда был применен бинарный счетчик 74HCT161 (даташит [PDF]). При помощи NAND-вентиля состояние микросхемы сбрасывается каждый раз, когда она досчитывает до пяти или 101 в бинарном виде. На выходах Q1 и Q2 получаем сигнал с 1/5 частоты CP и скважностью 40% и 20% соответственно. Чтобы делитель работал на 25 МГц, питаться он должен от 6 В.
Также 74HCT161 может быть использован для деления на 2, 4, 8 или 16. В этом случае он корректно работает с частотами по крайней мере до 50 МГц. Это максимальная частота, с которой мой генератор сигналов может выдавать меандр. В данном сценарии все корректно работает при питании от 5 В.
74LV4046 представляет собой специализированную микросхему ФАПЧ (даташит [PDF]). Она совмещает в себе ГУН и несколько фазовых детекторов на выбор.
Номиналы C1 и R1 задают диапазон частот ГУН. Подбираются экспериментально. Подаем управляющее напряжение (пин 9) от 0 до 5 В и смотрим на выходную частоту (пин 4). Должна быть возможность получить 25 МГц. Также частоты не должны превышать максимальную частоту делителя в обратной связи. При помощи R2 частоты ГУН можно сместить выше при сохранении примерно того же интервала настройки.
Фазовый детектор был выбран второго типа, фазо-частотный. Его выход находится на пине 13. Номиналы ФНЧ (C2 и R3) были взяты из даташита на микросхему. Они работали хорошо, и я не стал ничего менять.
В итоге все получилось. На вход подаем 10 МГц, на выходе получаем 25 МГц. Захват происходит стабильно. Полная схема доступна здесь [PDF].